華為正式發表半導體領域新定律
晶體管密度與系統性能通過邏輯折疊技術實現新突破
2026年05月26日06:11 | 來源:人民網-人民日報
222
222
訂閱已訂閱已收藏
收藏點擊播報本文,約
本報上海5月25日電 (記者於洋、谷業凱)5月25日,半導體領域新定律“韜(τ)定律”在2026國際電路與系統研討會上發表,這是中國企業首次在全球半導體領域提出指導產業發展的新原則。
“韜定律”由華為公司董事、半導體業務部總裁何庭波在題為《半導體新路徑探索與實踐》的主旨演講中正式發表。基於該定律,華為過去6年已成功設計並量產了381款芯片。將於今年秋季面世的華為麒麟手機芯片,完整採用邏輯折疊技術,大幅提升相關性能。
“韜定律”提出以“時間縮微”替代“幾何縮微”,以系統性降低時間常數τ為目標,通過邏輯折疊等創新技術,持續壓縮信號傳播時延,不斷提升晶體管密度,實現半導體與電子系統的持續演進。
“韜定律”構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。據介紹,預計到2031年,基於該定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。
何庭波表示:“在‘韜定律’的路徑下,我們期待與全球科學家、工程師和產業伙伴緊密合作,共同推動半導體與電子產業持續發展。”
《 人民日報 》( 2026年05月26日 04 版)
(責編:趙欣悅、袁勃)
關注公眾號:人民網財經
分享讓更多人看到
- 評論
- 關注
推薦閱讀
打開客戶端體驗更多服務
打開































微信掃一掃


第一時間為您推送權威資訊
報道全球 傳播中國
關注人民網,傳播正能量