韜(τ)定律的背后，是中國制造從“跟隨模仿”到“定義規則”的創新升級，跳出既定框架，用系統性創新開辟新路徑。這種創新模式不僅僅發生在半導體行業。從高鐵到新能源汽車，從5G通信到光伏產業，中國制造的每一次突破，都是跳出慣性思維，基於自身優勢的路徑創新，重新定義競爭規則。

在日前舉辦的國際電路系統研討會ISCAS2026上，華為發布半導體產業發展新原則——韜(τ)定律，跳出了一味縮小晶體管尺寸的傳統方式，依靠技術創新加快信號傳播、提升運行效率，為半導體行業持續演進發展打開了新空間，也為中國制造開辟新路徑提供了有益借鑒。

過去60年，半導體行業一直在“做小”這條道路上狂奔。半導體行業有個著名的摩爾定律，其核心內容是：集成電路上可容納的晶體管數目，約每隔18個月至24個月便會增加1倍，性能也隨之提升1倍。於是，半導體行業的進步被濃縮為一個詞——納米。納米前面的數字越小，也就是晶體管做得越小，意味著性能的飛躍。但這條路越來越難走，面臨著物理極限和經濟效益雙重挑戰，尤其到了3納米以下，性能提升有限，成本反而暴漲，傳統的幾何縮微模式逐漸難以為繼。

韜(τ)定律的本質是用“時間(τ)縮微”替代“幾何縮微”。對於這一改變打個比方：就像做三明治，幾何縮微做法是平面設計的，即把面包、火腿、生菜、奶酪等所有食材在案板上排成一行，從第一片面包走到最后一片奶酪，距離較遠。而τ縮微做法是三維集成的，就是把面包放在底層，火腿和生菜疊上一層，奶酪再疊一層，做成一個三明治，此時從面包走到奶酪，隻需要垂直穿過去，距離大幅縮短。由此可見，幾何縮微是在平面上把東西擠得更密，τ縮微則是通過垂直邏輯折疊，提升晶體管密度。

從摩爾定律到韜(τ)定律，是從空間到時間，也是從“做小”到“做快”。換個角度看，摩爾定律為何追求把晶體管做小？晶體管尺寸縮小，開關運轉速度就越快﹔內部連線變短，信號傳輸效率就越快﹔集成度不斷提高，數據流轉的路徑與阻礙就更少。晶體管做小的本質也是為了壓縮運行時間，讓速度更快。韜(τ)定律或將重新定義芯片性能的評價標准，從關注“多少納米”到“多少時間”，從器件、電路、芯片到系統層面的多層級協同優化體系成為比拼關鍵。

華為的實踐已充分印証了韜(τ)定律的價值。從麒麟2026的實測數據來看：在同一工藝節點下，邏輯折疊技術將晶體管密度提升55%，過去大約需要3年幾何縮微才能實現﹔CPU性能核能效提高41%，這對於功耗管控嚴苛的智能手機而言，具備十足的現實價值與行業意義。正是基於該定律，華為過去6年已成功設計並量產了381款芯片，預計到2031年，華為高端芯片晶體管密度將達到1.4納米制程的同等水平。

韜(τ)定律的背后，是中國制造從“跟隨模仿”到“定義規則”的創新升級。過去，我們習慣在別人劃定的賽道上追趕，一步步縮小差距﹔如今，面對外部技術封鎖和產業瓶頸，我們開始跳出既定框架，用系統性創新開辟新路徑。這種創新模式，也不僅僅發生在半導體行業。從高鐵到新能源汽車，從5G通信到光伏產業，中國制造的每一次突破，都是跳出慣性思維，基於自身優勢的路徑創新，重新定義競爭規則。

摩爾定律從提出到成為行業共識，歷經整整10年。技術突破從來不是單打獨斗，華為提出韜(τ)定律，離不開全產業鏈伙伴的攜手探索。放眼未來，行業挑戰越發復雜艱巨，單憑一家企業難以攻克所有技術難題。半導體產業已邁入協同創新的新階段，聚力同行、開放協作，既是半導體行業破局的必然選擇，也是中國制造邁向高端的必由之路。